AMD CTO သည် Chiplet နှင့် စကားပြောဆိုသည်- photoelectric co-sealing ၏ခေတ်ရောက်နေပြီဖြစ်သည်။

AMD ချစ်ပ်ကုမ္ပဏီမှ အမှုဆောင်အရာရှိများက အနာဂတ် AMD ပရိုဆက်ဆာများတွင် ဒိုမိန်းအလိုက် အရှိန်မြှင့်စက်များ တပ်ဆင်ထားနိုင်ပြီး အချို့သော အရှိန်မြှင့်စက်များကို ပြင်ပအဖွဲ့အစည်းများမှ ဖန်တီးထားကြောင်း သိရသည်။

အကြီးတန်းဒုတိယဥက္ကဌ Sam Naffziger သည် AMD နည်းပညာအရာရှိချုပ် Mark Papermaster နှင့်အသေးစားချစ်ပ်စံချိန်စံညွှန်းသတ်မှတ်ခြင်း၏အရေးကြီးမှုကိုအလေးပေးသောဗုဒ္ဓဟူးနေ့ကထုတ်ပြန်ခဲ့သောဗီဒီယိုတစ်ခုတွင်စကားပြောခဲ့သည်။

“Domain-specific accelerators၊ အဲဒါက တစ်ဒေါ်လာနှုန်းနဲ့ watt အလိုက် အကောင်းဆုံးစွမ်းဆောင်ရည်ကိုရဖို့ အကောင်းဆုံးနည်းလမ်းပါပဲ။ထို့ကြောင့် တိုးတက်မှုအတွက် လုံးဝလိုအပ်ပါသည်။နယ်ပယ်တစ်ခုစီအတွက် တိကျတဲ့ထုတ်ကုန်တွေကို သင်ဖန်တီးဖို့ မတတ်နိုင်တာကြောင့် ကျွန်တော်တို့လုပ်နိုင်တာက သေးငယ်တဲ့ ချစ်ပ်ဂေဟစနစ်တစ်ခုပါ – အခြေခံအားဖြင့် စာကြည့်တိုက်တစ်ခုပါ” ဟု Naffziger က ရှင်းပြခဲ့သည်။

၎င်းသည် 2022 ခုနှစ်အစောပိုင်းကတည်းက ဖန်တီးခဲ့သည့် Chiplet ဆက်သွယ်ရေးအတွက် ပွင့်လင်းသော စံနှုန်းဖြစ်သည့် Universal Chiplet Interconnect Express (UCIe) ကို ရည်ညွှန်းခဲ့သည်။ ၎င်းသည် AMD၊ Arm၊ Intel နှင့် Nvidia ကဲ့သို့သော အဓိကစက်မှုလုပ်ငန်းကစားသမားများထံမှ ကျယ်ကျယ်ပြန့်ပြန့် ပံ့ပိုးကူညီမှုကို ရရှိခဲ့သည်။ အခြားသော သေးငယ်သော အမှတ်တံဆိပ်များကဲ့သို့ပင်။

2017 ခုနှစ်တွင် Ryzen နှင့် Epyc ပရိုဆက်ဆာများ၏ပထမမျိုးဆက်ကိုစတင်ထုတ်လုပ်ကတည်းက AMD သည်သေးငယ်သောချစ်ပ်ဗိသုကာ၏ရှေ့တန်းမှဖြစ်သည်။ထိုအချိန်မှစ၍ House of Zen ၏သေးငယ်သောချစ်ပ်များစာကြည့်တိုက်တွင် ကွန်ပျူတာ၊ I/O နှင့် ဂရပ်ဖစ်ချစ်ပ်များစွာပါဝင်လာပြီး ၎င်း၏စားသုံးသူနှင့် ဒေတာစင်တာပရိုဆက်ဆာများတွင် ၎င်းတို့ကို ပေါင်းစပ်ကာ ထုပ်ပိုးထားသည်။

ဤချဉ်းကပ်မှု၏ဥပမာကို 2023 ခုနှစ် ဒီဇင်ဘာလတွင် စတင်ထုတ်လုပ်ခဲ့သော AMD ၏ Instinct MI300A APU တွင် တစ်ဦးချင်းချစ်ပ်အသေး 13 ခု (I/O ချစ်ပ်လေးခု၊ GPU ခြောက်ခုနှင့် CPU ချစ်ပ်သုံးလုံး) နှင့် HBM3 memory stack ရှစ်ခုဖြင့် ထုပ်ပိုးထားသည်။

အနာဂတ်တွင် UCIe ကဲ့သို့သော စံနှုန်းများသည် တတိယပါတီများမှ ဖန်တီးထားသော ချစ်ပ်အသေးများကို AMD ပက်ကေ့ဂျ်များထဲသို့ နည်းလမ်းရှာရန် ခွင့်ပြုနိုင်သည်ဟု Naffziger မှ ပြောကြားခဲ့သည်။AMD ထုတ်ကုန်များသို့ ပြင်ပမှ ချစ်ပ်အသေးစားများ ယူဆောင်လာနိုင်သည့် အလားအလာရှိသည့် လှိုင်းနှုန်းပိတ်ဆို့မှုများကို ဖြေလျှော့ပေးနိုင်သည့် နည်းပညာတစ်ခုဖြစ်သည့် ဆီလီကွန်ဖိုနစ် အပြန်အလှန်ချိတ်ဆက်မှုကို ဖော်ပြခဲ့သည်။

Naffziger သည် ပါဝါနိမ့်သော ချစ်ပ်များ အပြန်အလှန်ချိတ်ဆက်မှုမရှိဘဲ၊ နည်းပညာသည် မဖြစ်နိုင်ကြောင်း ယုံကြည်သည်။

"သင် optical ချိတ်ဆက်မှုကိုရွေးချယ်ရသည့်အကြောင်းရင်းမှာ bandwidth ကြီးမားသောကြောင့်ဖြစ်သည်" ဟုသူရှင်းပြသည်။ထို့ကြောင့် ၎င်းကိုရရှိရန် တစ်ဘစ်လျှင် စွမ်းအင်နည်းပါးရန် လိုအပ်ပြီး ပက်ကေ့ခ်ျတစ်ခုရှိ ချစ်ပ်ငယ်တစ်ခုသည် အနိမ့်ဆုံး စွမ်းအင်အင်တာဖေ့စ်ကို ရရှိရန် နည်းလမ်းဖြစ်သည်။"ပူးတွဲထုပ်ပိုးမှု optics ဆီသို့ "လာမည်" ဟုသူထင်ကြောင်းသူကထပ်ပြောသည်။

ထို့ကြောင့်၊ များစွာသော silicon photonics startups များသည် ထိုကဲ့သို့လုပ်ဆောင်နိုင်သော ထုတ်ကုန်များကို စတင်ရောင်းချနေပြီဖြစ်သည်။ဥပမာအားဖြင့် Ayar Labs သည် မနှစ်ကတည်ဆောက်ခဲ့သော Intel ၏ ရှေ့ပြေးပုံစံ ဂရပ်ဖစ် ခွဲခြမ်းစိတ်ဖြာမှု အရှိန်မြှင့်စက်သို့ ပေါင်းစပ်ထားသည့် UCIe နှင့် တွဲဖက်အသုံးပြုနိုင်သော photonic ချစ်ပ်တစ်ခုကို တီထွင်ခဲ့သည်။

Third-party ချစ်ပ်ပြားငယ်များ (photonics သို့မဟုတ် အခြားသောနည်းပညာများ) သည် AMD ထုတ်ကုန်များဆီသို့ ၎င်းတို့၏နည်းလမ်းကို ရှာဖွေမည်ဆိုသည်ကို စောင့်ကြည့်ရမည်ဖြစ်သည်။ကျွန်ုပ်တို့ ယခင်က အစီရင်ခံခဲ့သည့်အတိုင်း၊ စံသတ်မှတ်ခြင်းသည် ကွဲပြားသော multi-chip ချစ်ပ်များကို ခွင့်ပြုရန် ကျော်လွှားရန် လိုအပ်သည့် စိန်ခေါ်မှုများစွာထဲမှ တစ်ခုမျှသာဖြစ်သည်။၎င်းတို့၏ ချစ်ပ်အသေးစားနည်းဗျူဟာအကြောင်း နောက်ထပ်အချက်အလက်များအတွက် AMD ကို ကျွန်ုပ်တို့တောင်းဆိုထားပြီး တုံ့ပြန်မှုတစ်စုံတစ်ရာရရှိပါက သင့်အား အသိပေးပါမည်။

AMD သည် ယခင်က ၎င်း၏ ချစ်ပ်ငယ်များကို ပြိုင်ဘက် chipmakers များသို့ ထောက်ပံ့ပေးခဲ့သည်။Intel ၏ Kaby Lake-G အစိတ်အပိုင်းသည် 2017 ခုနှစ်တွင်မိတ်ဆက်ခဲ့ပြီး AMD ၏ RX Vega Gpus နှင့်အတူ Chipzilla ၏ 8th-generation core ကိုအသုံးပြုသည်။အပိုင်းသည် မကြာသေးမီက Topton ၏ NAS ဘုတ်တွင် ပြန်လည်ပေါ်လာသည်။